Startseite    Das Projekt    Technik    RoboSpatium    Unterstützung    Stichwortverzeichnis    Neuigkeiten    Download    Reaktionen    Spiele    Kauftipps    Kontakt   




<<< JFETs         Verstärker >>>

Den Quellcode und alle Dateien rund um dieses Java-Programm findet ihr in der Rubrik Download.
Falls das Java-Programm nicht angezeigt wird, hier gibt's infos zu Java.

Versuchsanleitung:

Versuch 1:

Lasst alle Einstellungen unverändert und klickt auf die Schaltfläche "Start".

Erläuterung:

In dem hier simulierten JFET befinden sich zwei P/N-Übergänge. Ohne angelegte Spannung diffundieren die beweglichen Ladungsträger ungerichtet im Kristall umher. Treffen dabei ein überzähliges Elektron und ein Loch aufeinander, rekombinieren diese und aus den benachbarten Ionen entstehen zwei neutrale Siliziumatome. Durch diesen Prozess werden dem Kristall bewegliche Ladungsträger entzogen und zurück bleiben unbewegliche Ionen der Fremdatome (siehe Simulation einer Diode). Die beiden Zonen der P-dotierten Schicht an der Gate-Elektrode werden zunehmend negativ geladen, die N-dotierte Zone hingegen positiv. Das dadurch erzeugte elektrische Feld verhindert das weitere Abwandern von Löchern aus dem Gate-Bereich, beziehungsweise das Einwandern von Elektronen in diese. Bis sich das Gleichgewicht ausgebildet hat, vergehen einige Minuten.
Stoppt die Simulation und beobachtet die Ladungsverteilung.

Versuch 2:

Stellt die Drainspannung auf 100% und lasst die Simulation weiterlaufen.

Erläuterung:

Die angelegte Gleichspannung wird simuliert, indem am Minuspol (Soure, links) so lange Elektronen injiziert werden, bis die angrenzende Zone 10-fach negativ geladen ist. Entsprechend werden dem Kristall am Pluspol (Drain, rechts) so lange Elektronen entzogen, bis diese 10-fach positiv geladen ist (Elektronen können dem Kristall nur dann entzogen werden, wenn sich diese ganz rechts befinden). Durch dieses Ladungsungleichgewicht entsteht ein elektrisches Feld, das bewirkt, dass Elektronen innerhalb des Kristalls nach rechts, Löcher hingegen nach links gezogen werden. Die Sperrschicht links vom Gate wird dadurch geschwächt, rechts davon deutlich verstärkt. Kurzzeitig finden wieder einige Rekombinationsprozesse statt, wodurch die Gatebereiche stärker negativ geladen werden, was dazu führt, dass die Sperrzone weiter verstärkt wird und der Ladungsaustausch wieder unterbunden wird.
Durch den schmalen Kanal zwischen den beiden P-dotierten Bereichen fließen Elektronen von der Source- zur Drainelektrode. Der Transistor ist auch ohne angelegte Gatespannung elektrisch leitend.

Versuch 3:

Stellt die Gatespannung auf 100% und belasst die Drainspannung auf 100%.

Erläuterung:

Durch Anlegen einer positiven Spannung zwischen Source und Gate werden in der Simulation Elektronen in den Gatebereich injiziert. Die Elektronen rekombinieren an der Elektrode mit den dort befindlichen Löchern. Gleichzeitig werden dem Kristall Elektronen an der Sourceelektrode entzogen. Insgesamt sinkt also die Anzahl an frei beweglichen Ladungsträgern in dem Kristall, in Summe bleibt dieser jedoch elektrisch neutral. Der Gatebereich wird dabei aber stärker negativ, der übrige Kristall stärker positiv geladen. Der P/N Übergang zwischen Gate und dem restlichen Kristall ist in Sperrrichtung geschaltet und die Sperrschicht rund um den Gatebereich wächst dadurch so stark an, dass keine Elektronen mehr von der Source- zur Drainelektrode fließen können. Der Transistor ist gesperrt.
In den p-dotierten Bereich fließen nur kurzzeitig Elektronen. Sobald sich ein Gleichgewicht ausgebildet hat, sind keine Rekombinationsprozesse an der Gateelektrode zu beobachten.
Verringert die Gatespannung langsam, bis wieder Elektronen von der Source- zur Drainelektrode fließen.

Versuch 4:

Klickt auf die Schaltfläche "P-Kanal" und wiederholt die Versuche 1-3

Erläuterung:

P-Kanal JFETS bestehen aus einem p-dotierten Grundkörper mit n-dotiertem Gatebereich. Das Funktionsprinzip ist identisch zu dem eines N-Kanal JFETs, jedoch muss die Polung der Spannungen an Gate und Drain geändert werden. Zwischen Source und Drain muss eine negative Spannung angelegt werden, zwischen Source und Gate eine positive Spannung, um den Transistor sperren zu können.
Der Raum zwischen den beiden n-dotierten Zonen ist in der Simulation bei dem p-Kanal JFET breiter. Die Beweglichkeit von Löchern ist im Vergleich zu der von Elektronen geringer, wodurch die Sperrzone tiefer in den p-dotierten Bereich hineinragt. Nur durch die Verbreiterung des Kanals kann der simulierte p-Kanal JFET elektrisch leitfähig gemacht werden.

<<< JFETs         Verstärker >>>


Startseite    Das Projekt    Technik    RoboSpatium    Unterstützung    Stichwortverzeichnis    Neuigkeiten    Download    Reaktionen    Spiele    Verweise    Kauftipps    Kontakt    Impressum   





Google Plus Twitter Facebook YouTubt Hackaday Patreon TPO
Counter 1und1